# MATRIX SUBSTRATE, DISPLAY DEVICE, ITS MANUFACTURE AND PROJECTION LIQUID CRYSTAL DISPLAY DEVICE

Publication number: JP11133457 (A)

**Publication date:** 

1999-05-21

Inventor(s):

KAMEI SEIJI; KUREMATSU KATSUMI; KOYAMA OSAMU

Applicant(s):

CANON KK

Classification:

- international:

G02F1/136; G02F1/1368; G09F9/30; G02F1/13; G09F9/30; (IPC1-7): G02F1/136;


G09F9/30

- European:

**Application number:** JP19970292906 19971024 **Priority number(s):** JP19970292906 19971024

# Abstract of JP 11133457 (A)

PROBLEM TO BE SOLVED: To form high density metallic wiring with a quick response speed by providing the wiring of potential separate from it and the wiring of floating potential between pixel driving wiring and a signal line formed on a display part. SOLUTION: The wiring of the potential separate from it and the wiring of the floating potential are provided between the pixel driving wiring and signal line formed on the display part. That is, in such a case, an angle is provided on a part of the metallic wiring 13, and by providing a floating electrode until a metallic wiring length is 20 &mu m, stray capacity occurring between the pixel driving wiring and signal line is suppressed to 1fF (femtofarad) or below. Further, a feed-through voltage is reduced to nearly 1/2 than usual linear wiring, and a display device excellent for the response speed is formed.: Further. by arranging a floating metal 15 between respective electrode wiring, since a wiring gap is uniformized, an interlayer insulation film is made to be formed easily and flatly.



Data supplied from the **esp@cenet** database — Worldwide

Family list

1 application(s) for: JP11133457

MATRIX SUBSTRATE, DISPLAY DEVICE, ITS MANUFACTURE AND PROJECTION LIQUID CRYSTAL DISPLAY DEVICE

Inventor: KAMEI SEIJI; KUREMATSU KATSUMI Applicant: CANON KK

(+1) EC:

IPC: G02F1/136; G02F1/1368; G09F9/30; (+4)

Publication info: JP11133457 (A) — 1999-05-21

Data supplied from the esp@cenet database — Worldwide

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平11-133457

(43)公開日 平成11年(1999)5月21日

(51) Int.Cl. "	識別記号	F I	FI			
GO2F 1/136	500	GO2F 1/136 500				
G09F 9/30	338	GO9F 9/30 338				

# 審査請求 未請求 請求項の数26 OL (全28頁)


(21)出願番号	特願平9-292906	(71)出願人 000001007
		キヤノン株式会社
(22)出願日	平成9年(1997)10月24日	東京都大田区下丸子3丁目30番2号
		(72)発明者 亀井 誠司
		東京都大田区下丸子3丁目30番2号 キヤ
		ノン株式会社内
		(72)発明者 榑松 克巳
		東京都大田区下丸子3丁目30番2号 キヤ
		ノン株式会社内
		(72)発明者 小山 理
		東京都大田区下丸子3丁目30番2号 キヤ
		ノン株式会社内
		(74)代理人 弁理士 山下 穣平

# (54) 【発明の名称】マトリクス基板と表示装置及びその製造方法及び投写型液晶表示装置

# (57)【要約】

【課題】 高密度で、応答速度の速い金属配線の形成、 同時に層間絶縁膜表面を平坦化、層間絶縁膜の耐クラッ ク性を向上させることを課題とする。

【解決手段】 半導体基板を表示用に用いる表示装置において、前記半導体基板上に形成する金属配線の形成方法について、表示部に形成される画素駆動用配線と信号線の間に、それとは別の電位の配線とフローティング電位の配線が存在する事を特徴とする。半導体基板を表示用に用いる表示装置において、金属配線とSOG膜を用いる層間絶縁膜の形成方法について、表示部に形成される画素駆動用配線と信号線の間に、それとは別の電位の配線とフローティング電位の配線が存在し、前記信号線配線の一部がある角度を持ち、その上の絶縁膜上に第1の無機SOG膜を形成し、表面改質用UV光を照射し、さらにその上に第2の無機SOGを形成し、前記層間絶縁膜を平坦化することを特徴とする。



# 【特許請求の範囲】

【請求項1】 基板を表示用に用いる表示装置におい て、前記基板上に形成する金属配線の形成方法につい て、表示部に形成される画素駆動用配線と信号線の間 に、それとは別の電位の配線とフローティング電位の配 線が存在する事を特徴とする表示装置。

【請求項2】 基板を表示用に用いる表示装置におい て、前記基板上に形成する金属配線の形成方法につい て、表示部に形成される画素駆動用配線と信号線の間 に、それとは別の電位の配線とフローティング電位の配 10 線が存在し、前記信号線の一部がある角度を持つことを 特徴とする表示装置。

【請求項3】 基板を表示用に用いる表示装置におい て、前記基板上に形成する金属配線の形成方法につい て、表示部に形成される画素駆動用配線と信号線の間 に、それとは別の電位の配線とフローティング電位の配 線が存在し、一部がある角度を持った信号線を繰返しパ ターンで形成することを特徴とした表示装置。

【請求項4】 請求項1又は、2、3に記載の表示装置 において、前記画素駆動用配線と信号線の間に存在する 前記金属配線は孤立パターンであることを特徴とする表 示装置。

【請求項5】 基板を表示用に用いる表示装置におい て、金属配線とSOG膜を用いる層間絶縁膜の形成方法 について、表示部に形成される画素駆動用配線と信号線 の間に、それとは別の電位の配線とフローティング電位 の配線が存在し、前記信号線配線の一部がある角度を持 ち、その上の絶縁膜上に第1の無機SOG膜を形成し、 表面改質用UV光を照射し、さらにその上に第2の無機 SOGを形成し、前記層間絶縁膜を平坦化することを特 徴とする表示装置。

【請求項6】 基板を表示用に用いる表示装置におい て、金属配線の形成方法について、表示部に形成される 画素駆動用配線と信号線の間に、それとは別の電位の配 線とフローティング電位の配線が存在し、一部がある角 度を持った信号線を繰返しパターンで形成し、その上の 絶縁膜に第1の無機SOG膜を形成し、〇2 プラズマを 照射し、さらにその上に第2の無機SOGを形成し、層 間絶縁膜を平坦化させることを特徴とする表示装置。

【請求項7】 請求項2又は3,5,6,に記載の表示 装置において、前記金属配線の一部が持つ角度は5~9 0度であることを特徴とする表示装置。

【請求項8】 請求項4又は5に記載の表示装置におい て、前記金属配線の繰り返しが2本以上あることを特徴 とする表示装置。

【請求項9】 請求項5に記載の表示装置において、酸 素雰囲気中でUV光の波長が100~300ヵmで、特 に、172nm, 185nm, 254nmの波長のUV 光の発光に伴う活性酸素原子を使用することを特徴とし た表示装置。

【請求項10】 請求項6に記載の表示装置において、 Oz プラズマから発生する活性酸素原子を使用すること を特徴とした表示装置。

【請求項11】 請求項5又は6に記載の表示装置にお いて、前記画素駆動用配線と信号線の間に存在する金属 配線は孤立パターンであることを特徴とする表示装置。

【請求項12】 請求項1乃至6のいずれか1項に記載 の表示装置において、前記金属配線間の隙間が0.5~ 4 μ mで形成されていることを特徴とする表示装置。

【請求項13】 基板を表示用に用いる表示装置の製造 方法において、前記基板上に形成する金属配線の形成方 法について、表示部に形成される画素駆動用配線と信号 線の間に、それとは別の電位の配線とフローティング電 位の配線が存在することを特徴とする表示装置の製造方

【請求項14】 基板を表示用に用いる表示装置の製造 方法において、前記基板上に形成する金属配線の形成方 法について、表示部に形成される画素駆動用配線と信号 線の間に、それとは別の電位の配線とフローティング電 20 位の配線が存在し、前記信号線の一部がある角度を持つ ことを特徴とする表示装置の製造方法。

【請求項15】 基板を表示用に用いる表示装置の製造 方法において、前記基板上に形成する金属配線の形成方 法について、表示部に形成される画素駆動用配線と信号 線の間に、それとは別の電位の配線とフローティング電 位の配線が存在し、一部がある角度を持った信号線を繰 返しパターンで形成することを特徴とした表示装置の製 造方法。

【請求項16】 基板を表示用に用いる表示装置の製造 30 方法において、金属配線とSOG膜を用いる層間絶縁膜 の形成方法について、表示部に形成される画素駆動用配 線と信号線の間に、それとは別の電位の配線とフローテ ィング電位の配線が存在し、前記信号線配線の一部があ る角度を持ち、その上の絶縁膜上に第1の無機SOG膜 を形成し、表面改質用UV光を照射し、さらにその上に 第2の無機SOGを形成し、前記層間絶縁膜を平坦化す ることを特徴とする表示装置の製造方法。

【請求項17】 基板を表示用に用いる表示装置の製造 方法において、金属配線の形成方法について、表示部に 40 形成される画素駆動用配線と信号線の間に、それとは別 の電位の配線とフローティング電位の配線が存在し、一 部がある角度を持った信号線を繰返しパターンで形成 し、その上の絶縁膜に第1の無機SOG膜を形成し、О プラズマを照射し、さらにその上に第2の無機SOG を形成し、層間絶縁膜を平坦化させることを特徴とする 表示装置の製造方法。

【請求項18】 請求項13又は14,16,17に記 載の表示装置の製造方法において、前記全属配線の一部 が持つ角度は5~90度であることを特徴とする表示装 50 置の製造方法。

【請求項19】 請求項1乃至12に記載の表示装置に おいて、前記基板上に形成する金属配線の形成方法を用 いた液晶パネルは、基板と、アクチブマトリクス駆動回 路部と、前記導電性部材を含む画素電極と、液晶層と、 対向透明電極と、シートガラスとを順次積層した構造を 有することを特徴とする表示装置。

【請求項20】 請求項19に記載の表示装置におい て、更に前記シートガラス上に形成したマイクロレンズ を構成し、前記マイクロレンズの1素子は、前記画素電 極の2つに対して一つ有することを特徴とする表示装 置。

【請求項21】 請求項20に記載の表示装置におい て、前記マイクロレンズは前記シートガラス上のマイク ロレンズガラス基板に形成したことを特徴とする表示装 置。

【請求項22】 請求項19乃至21のいずれか1項に 記載の表示装置を用いたことを特徴とする投写型液晶表 示装置。

【請求項23】 請求項22に記載の投写型液晶表示装 置において、前記液晶パネルを3色カラー用に少なくと も3個有し、高反射ミラーと、青色反射ダイクロイック ミラーとで青色光を分離し、更に赤色反射ダイクロイッ クミラーと、緑色/青色反射ダイクロイックミラーで赤 色と緑色とを分離して、各液晶パネルを投射することを 特徴とする投写型液晶表示装置。

【請求項24】 基板を表示用に用いるマトリクス基板 において、前記基板上に形成する金属配線の形成につい て、表示部に形成される画素駆動用配線と信号線の間 に、前記画素駆動用配線と信号線とは別の電位の配線と フローティング電位の配線が存在する事を特徴とするマ トリクス基板。

【請求項25】 基板を表示用に用いるマトリクス基板 において、金属配線とSOG膜を用いる層間絶縁膜の形 成について、表示部に形成される画素駆動用配線と信号 線の間に、前記画素駆動用配線と信号線とは別の電位の 配線とフローティング電位の配線が存在し、前記信号線 配線の一部がある角度を持ち、その上の絶縁膜上に第1 の無機SOG膜を形成し、表面改質用UV光を照射し、 さらにその上に第2の無機SOGを形成し、前記層間絶 縁膜を平坦化することを特徴とするマトリクス基板。

【請求項26】 請求項24又は25に記載のマトリク ス基板を用いたことを特徴とする投写型液晶表示装置。 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体素子を利用 した画素電極を有するマトリクス基板及び表示装置の金 属配線及び層間絶縁膜の形成方法に関し、特に画素駆動 用配線と信号線の間にそれとは別の電位の配線とフロー ティング電位の配線を有するマトリクス基板と表示装置 とその製造方法及び投写型液晶表示装置に関するもので 50 った。

ある。

[0002]

【従来の技術】従来、半導体装置や表示装置の製造方法 で用いられていた金属配線形状は直線的で、層間絶縁膜 の表面の平坦性も乏しいものであった。

【0003】従来技術を用いて作成されたMOSトラン ジスタの平面図を図7に、層間絶縁膜を堆積させた状態 の断面図を図8、図9に示す。図8は図7のE-E'

(MOS構造の断面)を示しており、図9はF-F' (金属配線部の断面)を示している。同図において、1 10 は半導体基盤、2はウェル領域、3はソース領域、4は ゲート電極、5はドレイン領域、6はLOCOS絶縁層 (LOCal Oxidation of Silicon isolation layer) , 7 はBPSG (BoroPhosophoSilicate Glass)、8はソー ス電極配線、9はドレイン電極配線、10は第一層間絶

縁膜、11はSOG膜(Silicon on Glass film)、1 2は第二層間絶縁膜、13は電源電圧用金属配線であ る。また、14はクラックである。

【0004】従来におけるMOSトランジスタの一般的 なプロセスは半導体基盤1にウェル領域2を形成し、S i N膜等を堆積させ、パターニングで前記 S i N膜の一 部を除去し、熱酸化法等でLOCOS絶縁層6を形成す る。次にゲート酸化膜を熱酸化法等で形成し、LP-C VD (Low Pressure -chemical Vapor Deposition) 法 等で、Poly-Si等を堆積させ、不純物を導入し、 前記Poly-Siの抵抗を下げ、フォトリソグラフィ 工程でパターニング、エッチング処理を施し、ゲート電 極4を形成する。その後、自己整合方式で高濃度不純物 をイオン注入法でB(ホウ素)等を前記ウェル領域2内 30 に導入し、熱処理を加え、リース領域3、ドレイン領域 5 を形成する。

【0005】次に、CVD法等でBPSG膜7等の絶縁 膜を堆積させ、熱処理によりリフローさせる。次にフォ トリソグラフィ工程のパターニング、エッチング処理で コンタクト孔を形成し、PVD法で金属膜を堆積させ、 再度パターニング、エッチング処理にてリース電極配線 8、ドレイン電極配線9を形成する。その後、各種CV D法等で第一層間絶縁膜10を堆積させ、回転塗布法で SOG膜11を塗布し、熱処理を加えた後、各種CVD 40 法等で第2層間絶縁膜12を堆積させる。その後、スル ーホールを形成し、多層配線や反射電極となる金属膜を 堆積させ、パターニング、エッチング処理を繰り返す事 で多層配線や反射電極を形成していた。

[0006]

【発明が解決しようとする課題】しかしながら、前記従 来例による金属配線の配置方法は直線的であり、集積度 を向上させる為に配線間隔を狭めると配線間でカップリ ングが発生し、配線間の相互干渉や信号の遅延が発生す るので金属配線を高密度では形成し難いという問題があ

【0007】又、層間絶縁膜の形成方法では平坦化のためP(リン)含有のSOG膜を使用している為、金属配線を腐食させない様にエッチバック工程が必要であった。

【0008】エッチバック処理を行うと金属配線が接触する部分のSOGは除去され、腐食は生じないが、段差被覆性が低下し、層間絶縁膜の平坦性も悪くなり、多層金属配線が断線し易くなる欠点があった。

【0009】又、前記SOG膜はそれ自体の内部応力が大きい為、厚く形成出来ない弱点があり、それを補う為に有機SOG膜が存在するが、有機成分を含む為やはりエッチバック工程が必要であり、金属配線の信頼性の点からも不安な点が多い。

【0010】又、P(リン)含有SOGはそれ自体の応力の為、厚い形成は出来ないが金属配線間が狭まって来るとSOGの液溜りが大きくなる。特に金属配線が長いレイアウトで、配線間が狭い場合はクラック14が生じる事が多く、金属配線間のリークが非常に多くなったり、歩留りを下げる要因となる。

【0011】第1の本発明の目的は、高密度で、応答速 20度の速い金属配線の形成を可能にするものである。

【0012】又、第2の本発明の目的は、高密度で、応 答速度の速い金属配線の形成すると同時に層間絶縁膜表 面を平坦化するものである。

【0013】又、第3の本発明の目的は、層間絶縁膜の耐クラック性を向上させるものである。

【0014】又、第4の本発明の目的は、層間絶縁膜を 平坦化すると同時に耐クラック性を向上させ、反射電極 の効率や多層金属配線の信頼性を高め、歩留りを向上さ せるものである。

# [0015]

【課題を解決するための手段】上記技術的課題を鑑み、第1の発明は、金属配線の一部に角度を設け、金属配線 長が20 u mまでのフローティング電極を設け、層間絶 縁膜に無機SOG膜を複層構造で形成する事を特徴とす る。

【0016】又、第2の発明は、金属配線の一部に角度を設け、金属配線長が20 u mまでのフローティング電極を設け、層間絶縁膜上に無機SOG膜を複層構造で形成し、特定の波長を持ったUV光やO2プラズマを照射した後、再度無機SOG膜を形成し、その上に絶縁膜を堆積させ、もう一度無機SOG膜を形成し、さらに、絶縁膜を堆積させる事で層間絶縁膜の平坦性を向上させる事を特徴とする。

【0017】又、第3の発明は、金属配線の一部に角度を設け、金属配線長が20umまでのフローティング電極を設け、層間絶縁膜上に無機SOG膜を複層構造で形成し、特定の波長を持ったUV光やOェプラズマを照射した後、再度無機SOG膜を形成する事で層間絶縁膜を平坦化し、層間絶縁膜の耐クラック性を向上させる事を

特徴とする。

【0018】上記構成において、配線の一部に $5\sim90$ 度の角度を持ち、フローティング金属を含む配線間隔を $0.5\sim4\mu$ mの金属配線を形成し、層間絶縁膜に無機SOGを形成する事により、無機SOG膜の液溜りに微妙な緩急を持たせる事により無機SOG膜の内部応力を緩和させる事が出来る為、無機SOG膜自体を厚く形成出来、層間絶縁膜の平坦化が可能になる。

【0019】さらに、配線の一部に5~90度の角度を持ち、配線間隔を0.5~4μmの金属配線を形成し、層間絶縁膜に無機SOGを形成した後、172nm,185nm,254nmの波長を持つUV光を照射する事で無機SOG膜表面の水素基を切断し、濡れ性を向上させ、再度無機SOGの形成が可能となる。2度の無機SOGの形成より、金属配線間の液溜りは非常に大きくなるが、金属配線が角度を持っている為内部応力は緩和され、厚く形成出来るので層間絶縁膜は著しく平坦化出来る。

【0020】さらに、金属配線の一部に5~90度の角20度を設け、配線間隔を0.5~4μmの金属配線を形成し、金属配線長が20μmまでのフローティング電極を設け、その上の層間絶縁膜上に無機SOGを形成した後、172nm,185nm,254nmの波長を持つUV光を照射する事で、無機SOG膜表面の水素基を切断し、濡れ性を向上させ、再度無機SOGの形成が可能となる。2度の無機SOGの形成より、金属配線間の液溜りは非常に大きくなるが、金属配線が角度を持っている為内部応力は緩和され、耐クラック性は向上すると共に厚く形成出来るので層間絶縁膜は著しく平坦化出来30る。

【0021】さらに、配線の一部に5~90度の角度を持った金属配線を形成し、層間絶縁膜に無機SOGを形成した後、Ozプラズマを照射する事で、無機SOG膜表面の水素基を切断し、濡れ性を向上させ、再度無機SOGの形成が可能となる。2度の無機SOGの形成より、金属配線間の液溜りは非常に大きくなるが、金属配線が角度を持っている為内部応力は緩和され、耐クラック性は向上すると共に厚く形成出来るので層間絶縁膜は著しく平坦化出来る。

40 【0022】さらに、配線の一部に5~90度の角度を持ち、配線間隔が0.5~4μmの金属配線を繰り返しパターンで成形し、層間絶縁膜に無機SOGを形成した後、172nm,185nm,254nmの波長を持つUV光を照射する事で、無機SOG膜表面の水素基を切断し、濡れ性を向上させ、再度無機SOGの形成が可能となる。2度の無機SOGの成形より、金属配線間の液溜りは非常に大きくなるが、金属配線が角度を持っている為内部応力は緩和され、耐クラック性は向上すると共に厚く形成出来るので埋め込み性が高く、非常に長い金50属配線の形成が可能になり層間絶縁膜は著しく平坦化出

来る。

【0023】さらに、配線の一部に5~90度の角度を 持ち、配線間隔が 0.5~4μmの金属配線を繰り返し パターンで形成し、層間絶縁膜に無機SOGを形成した 後、O2 プラズマを照射する事で無機SOG膜表面の水 素基を切断し、濡れ性を向上させ、再度無機SOGの形 成が可能となる。2度の無機SOGの形成より、金属配 線間の液溜りは非常に大きくなるが、金属配線が角度を 持っている為、内部応力は緩和され、耐クラック性は向 上すると共に厚く形成出来るので埋め込み性が高く、非 10 常に長い金属配線の形成が可能になり、層間絶縁膜は著 しく平坦化出来る。

# [0024]

# 【発明の実施の形態】

(第1の実施形態) 図1は本発明の第1の実施形態の特 徴を最もよく表す図面であり、同図は本発明を用いた画 素電極を有するマトリクス装置や半導体装置、及び表示 装置のMOSトランジスタの平面図である。さらに同図 のA-A'の切断面について、MOSトランジスタの断 面位置で、そのプロセスフローを図2に示し、また同図 B-B'の切断面について、MOS駆動用金属配線と電 源電圧用金属配線を繰り返し用い、さらに延長して使用 している場合の断面位置で、そのプロセスフローを図3 に示す。

【0025】図1から図3において、1は半導体基盤、 2はウェル領域、3はソース領域、4はゲート電極、5 はドレイン領域、6はLOCOS絶縁層、7はBPS G、8はソース電極配線、9はドレイン電極配線、10 は第一層間絶縁膜、11はSOG膜、12は第二層間絶 縁膜、13は電源電圧用金属配線、15はフローティン グ金属である。なお、半導体基盤1は半導体基板である ことが好ましいが、ガラス基板やサファイや基板等であ っても良く、その基盤上に半導体素子を形成できる構成 であればよい。

【0026】図2、図3に示すプロセスフローに沿って 本発明の第1の実施形態を説明する。

【0027】まず、不純物濃度が1×10<sup>14</sup>~1×10 15 c m-3の半導体基盤 1 を熱酸化法にて熱酸化膜 (パッ ド酸化膜)を形成し、その上にLP-CVD法にてSi N膜を堆積させる。本実施形態は熱酸化膜を350オン グストローム、SiN膜を2000オングストローム堆 積している。

【0028】次に、フォトリソグラフィ工程のパターニ ング、エッチング処理にてSiN膜の一部を除去し、イ オン注入法にてP(リン)を注入し、引き続いて熱処理 を加え、ウェル領域2を形成する。本実施形態ではイオ ン注入により形成される不純物領域の濃度が1×10<sup>15</sup> ~1×10<sup>17</sup> c m<sup>-3</sup>になる様にPを1. 8×10<sup>12</sup> c m - 3注入し、熱処理を1000℃、60分、N₂ /O₂ 雰 囲気で施している。

【0029】さらに、図2、図3には示していないが、 本実施形態では前記SiN膜を全面除去した後、B(ホ ウ素)をイオン注入した後、熱処理を加え、異なった導 電性を持つウェル領域を形成しており、不純物濃度は前 記ウェル領域2と同じ程度に形成されている。

【0030】次にLP-CVD法にてSiN膜を再度堆 積させ、フォトリソグラフィ工程にてパターニングを行 い、前記SiN膜の一部を除去し、熱酸化法にて熱酸化 膜を形成する。本実施形態においては前記SiN膜厚は 1500オングストローム、熱酸化膜厚は8000オン グストロームである。続いて前記SiN膜を全て除去 し、LOCOS絶縁層6を形成する。(図2(a)、図 3 (a)) 次に、熱酸化法にてゲート酸化膜(4)を形 成し、しきい値調整様に不純物をイオン注入法で導入す る。本実施形態ではゲート酸化膜厚は850オングスト ロームで、不純物はB(ホウ素)を4×10<sup>11</sup> c m<sup>-3</sup>, 40KeVの条件で前記ゲート酸化膜下に注入してい る。

【0031】次に、LP-CVD法にてPoly-Si を前記ゲート酸化膜上に堆積させ、全面に不純物を注入 し、熱処理を加えた後、パターニング法にてゲート電極 4を形成する。本実施形態ではPoly-Siを440 0オングストローム堆積させた後にP(リン)を1.5 ×10<sup>16</sup> c m<sup>-2</sup>, 70 K e V で注入し、950℃、30 分、Nz 雰囲気で熱処理した後にパターニング、エッチ ングし、ゲート電極4を形成している。ここでゲート電 極4にはW, Coといった高融点金属とPoly-Si との組み合わせ構造をとる事も可能である。さらに本実 施形態では、ゲート酸化膜の耐圧を向上させる為に熱酸 30 化法で、前記ゲート電極4上に熱酸化膜を350オング ストローム形成している。

【0032】次に、レジストパターニング法にて前記ゲ ート電極4の周辺のレジストを開口し、不純物を注入す る。ここで不純物は前記ウェル領域2と反対の導電性を 持つものを注入し、熱処理を加える。本実施形態では前 記ウェル領域2がP型に対しP(リン)が熱処理後に1 ~8×10<sup>17</sup> c m<sup>-3</sup>の表面濃度を持つ様に形成してい る。この領域は電界緩和層となり、MOSトランジスタ の耐圧を向上させるものである。さらに本実施形態では N型のウェル領域2に対してはB(ホウ素)をイオン注 入し、表面濃度が1×10<sup>16</sup>~1×10<sup>17</sup> c m<sup>-3</sup>になる 様に熱処理を加え、電界緩和層を形成している。

【0033】次に、レジストパターニング法にて前記ゲ ート電極 4 の周辺のレジストを開口し、前記 P型のウェ ル領域2にN型不純物を導入し、レジストを除去した後 に再度パターニングを行い、今度は前記N型のウェル領 域上のゲート電極周辺のレジストを開口し、前記N型の ウェル領域内にP型の不純物を導入する。本実施形態に おいてはN型不純物はP(リン)を5×10<sup>15</sup> c m<sup>-3</sup>,

50 95 K e V の条件で注入し、 P 型不純物は B F 2 を 3 ×

10

10<sup>15</sup> c m<sup>-3</sup>, 100 K e V の条件で注入している。レ ジストを除去した後、熱処理をN2 雰囲気で1000 ℃、10分加え、不純物を拡散させる事により、前記P 型、N型のウェル領域にソース領域3、ドレイン領域5 を形成する(図2(b))。本実施形態では前記ソース 領域3、ドレイン領域5はレジストパターニングにより オフセットをもたせている。オフセット量は0.5~ 2. 0μmが好適である。オフセットをもたせる方法と しては前記ゲート電極の両脇にサイドスペーサを設け、 高濃度不純物を導入してもよい。

【0034】次に、CVD法にて絶縁膜を堆積する。本 実施形態では常圧TEOS CVD (Tetraetoxy-Silan e Chemical Vapor Deposition) 法にてBPSG膜7を 堆積しているが、他のCVD法による絶縁膜や複数の絶 縁膜を組み合せて堆積させても良い。続いてN2 雰囲気 にて1000℃、5分の熱処理を加え、前記BPSG膜 7をリフローする。次に、フォトリソグラフィ工程にて パターニング、エッチングを行い、前記ソース領域3、 ドレイン領域5上にコンタクト孔を開口させ、レジスト 除去後、PVD (Physical Vapor Deposition) 法によ り、配線、電極用の金属膜を堆積させる。本実施形態で はTiとTiNからなるバリアメタルを堆積させ、熱処 理を加えた後、AlーSiとTiNを連続成膜している が、Al-Si-Cu, Al-Cu, Al-Cu-Ti 等の材料を使う事も可能である。

【0035】次に、フォトリソブラフィ工程にて配線の 一部がある角度を持つマスクを用い、レジストパターニ ング、エッチング処理を施し、途中である角度を持つ連 続的な形状を特徴とするソース電極配線8、ドレイン電 極配線9、電極電圧用配線13、フローティング金属1 5を形成する(図1、図2(c)、図3(b))。本実 施形態では配線間隔は  $1 \mu m$ であるが、  $0.5 \sim 4 \mu m$ でもよい。さらに、配線に45度の角度を持たせている が、5~90度の間で耐クラック性の向上がある。金属 配線のレイアウト上、30~60度の間の角度を持たせ る事で、より効果的である。ここで、角度を持った配線 の隣にフローティング金属15を形成する。

【0036】次に、P (Plasma) - CVDにて第1層間 絶縁膜10を堆積する。本実施形態ではP-CVD法に てP-SiO膜を5000オングストローム堆積させて いるが、P-SiN, P-SiON, P (Plasma) -T EOS法の絶縁膜でも可能である(図2(d)、図3 (c)).

【0037】次に、回転塗布法にて無機SOG膜を塗布 する。本実施形態では無機SOG膜を2200オングス トローム塗布した後に、172nmの波長を持つUV光 を照射し、再度無機SOG膜2200オングストローム 途布し、厚いSOG膜11を形成している。172nm の波長のUV光の替りに185nmと254nmの波長 のUV光や〇ぇプラズマを照射する事でも、SOG膜の 50 明を用いた半導体装置、及び表示装置のMOSトランジ

表面改質には同等の効果を持つ(図2(e)、図3 (d))。

【0038】その後、400℃、30分の熱処理を加 え、続けてP-СVD法にて第2層間絶縁膜12を堆積 させる(図2(f)図3(e))。本実施形態ではP-CVD法にてP-SiO膜を6000オングストローム 堆積させているが、P-SiN, P-SiON、及び複 数の絶縁膜の組合わせやPITEOS法の絶縁膜でも可 能である。

【0039】尚、本実施形態では示していないが、これ 以降はフォトリソグラフィ工程にて層間絶縁膜に第1金 属配線と導通させる為に、必要なスルーホールをドライ エッチ法にて開口させた後、多層配線用の金属をPVD 法により堆積、パターニング、エッチング処理で多層金 属配線を形成したり、Alリフロー法を用いた後CMP 処理し、反射電極を形成したりする事で、半導体装置や 表示装置は完成する。

【0040】本実施形態における技術的効果は、金属配 線の一部に角度を設け、金属配線長が20μmまでのフ 20 ローティング電極を設ける事で、画素駆動用配線と信号 線の間に生じる寄生容量を1 f F (femto Farads)以下 に抑える事ができる(図10)。

【0041】又、同時に従来の直線的な配線よりも、フ ォードスルー電圧を約1/2まで低下させる事が可能に なる為、応答速度の優れた表示装置の形成が可能となる (図11)。

【0042】又、各電極配線間にフローティング金属1 5を配置する事により、配線間隔を均等に出来る為、層 間絶縁膜をより平坦に成形し易い効果を持つ。さらに、 半導体装置や表示装置に用いられるソース電極配線やド レイン電極配線、電源電圧配線といった全属配線の一部 に5~90°の角度を持たせ、配線間隔を $0.5~4~\mu$ mに保つ事により、層間絶縁膜に用いられる無機SOG 膜の耐クラック性を向上させつつ厚く形成する事が可能 となる為(図12、図13)、層間絶縁膜が非常に平坦 となり、信頼性の高い多層金属配線の形成や、反射率の 高い反射電極の形成が可能となり、さらに集積度の高い 半導体装置や高画素密度の表示装置の形成が可能とな り、性能や歩留りを向上させる事が可能となる。因み に、図12は本発明に係る金属配線を曲げた場合の角度 と、絶縁膜中に発生するクラックの本数の変化を示す図 であり、配線角度が5°以上であれば、クラックの発生 を防止できることが理解できる。また、図13は本発明 に係るフローティング金属を用いた場合の配線間隔と、 絶縁膜中に発生するクラックの本数の変化を示す図であ り、配線角度が5°以上であれば、配線間隔が0.5μ m以上で殆どクラックは発生しないことが現れている。 【0043】(第2の実施形態)図4は本発明の第2の 実施形態の特徴を最もよく表す図面であり、同図は本発

スタの平面図である。さらに同図の C - C'はMOSト ランジスタの断面位置で、そのプロセスフローを図5に 示し、同図D-D'はMOS駆動用金属配線と電源電圧 用金属配線を繰り返し用い、さらに延長して使用してい る場合の断面位置で、そのプロセスフローを図6に示 す。

【0044】図4から図6において、1は半導体基盤、 2はウェル領域、3はソース領域、4はゲート電極、5 はドレイン領域、6はLOCOS絶縁層、7はBPS G、8はソース電極配線、9はドレイン電極配線、10 は第一層間絶縁膜、11はSOG膜、12は第二層間絶 縁膜、13は電源電圧用金属配線、15はフローティン グ金属であり、図1乃至図3に示した同一個所には同一 符号を付している。

【0045】図5、図6に示すプロセスフローに沿っ て、本発明の第2の実施形態を説明する。

【0046】まず、不純物濃度が1×10<sup>14</sup>~1×10 15 c m<sup>-3</sup>の半導体基盤1を、熱酸化法にて熱酸化膜(パ ッド酸化膜)を形成し、その上にLP-СVD法にてS iN膜を堆積させる。本実施形態は熱酸化膜を350オ ングストローム、SiN膜を2000オングストローム 堆積している。

【0047】次に、フォトリソグラフィ工程のパターニ ング、エッチング処理にてSiN膜の一部を除去し、イ オン注入法にてP(リン)を注入し、引き続いて熱処理 を加え、ウェル領域2を形成する。本実施形態ではイオ ン注入により形成される不純物領域の濃度が1×10<sup>15</sup> ~1×10<sup>17</sup> c m<sup>-3</sup>になる様に Pを1. 8×10<sup>12</sup> c m -3注入し、熱処理を1000℃、60分、N2 /O2 雰 囲気で施している。

【0048】さらに、図5、図6には示していないが、 本実施形態では前記 S i N膜を全面除去した後、B (ホ ウ素)をイオン注入した後熱処理を加え、異なった導伝 性を持つウェル領域を形成しており、不純物濃度は前記 ウェル領域2と同じ程度に形成されている。

【0049】次に、LP-CVD法にてSiN膜を再度 堆積させ、フォトリソグラフィ工程にてパターニングを 行い、前記SiN膜の一部を除去し、熱酸化法にて熱酸 化膜を形成する。本実施形態においては前記 S i N膜厚 は1500オングストローム、熱酸化膜厚は8000オ ングストロームである。続いて前記SiN膜を全て除去 し、LOCOS絶縁層6を形成する(図5(a)、図6 (a))。

【0050】次に、熱酸化法にてゲート酸化膜を形成 し、しきい値調整様の不純物をイオン注入法で導入す る。本実施形態ではゲート酸化膜厚は850オングスト ロームで、不純物はB(ホウ素)を $4 \times 10^{11}$  c m<sup>-3</sup>, 40KeVの条件で前記ゲート酸化膜下に注入してい る。

を前記ゲート酸化膜上に堆積させ、全面に不純物を注入 し、熱処理を加えた後、パターニング法にてゲート電極 4を形成する。本実施形態ではPoly-Siを440 0オングストローム堆積させた後にP(リン)を1.5 ×10<sup>16</sup> c m<sup>-2</sup>, 70 K e V で注入し、950 ℃、30 分、N2 雰囲気で熱処理した後にパターニング、エッチ ングし、ゲート電極4を形成している。ここでゲート電 極4にはW、Coといった高融点金属とPoly-Si との組み合わせ構造をとる事も可能である。さらに本実 施形態ではゲート酸化膜の耐圧を向上させる為に熱酸化 法で前記ゲート電極4上に熱酸化膜を350オングスト ローム形成している。

【0052】次に、レジストパターニング法にて前記ゲ ート電極4の周辺のレジストを開口し、不純物を注入す る。ここで不純物は前記ウェル領域と反対の導伝性を持 つものを注入し、熱処理を加える。本実施形態では前記 ウェル領域がP型に対しP(リン)が熱処理後に1~8 × 10<sup>17</sup> c m<sup>-3</sup>の表面濃度を持つ様に形成している。こ の領域は電界緩和層となり、MOSトランジスタの耐圧 を向上させるものである。さらに本実施形態ではN型の ウェル領域に対してはB(ホウ素)をイオン注入し、表 面濃度が1×10<sup>16</sup>~1×10<sup>17</sup> c m<sup>-3</sup>になる様に熱処 理を加え、電界緩和層を形成している。

【0053】次に、レジストパターニング法にて前記ゲ ート電極 4 の周辺のレジストを開口し、前記 P型のウェ ル領域にN型不純物を導入し、レジストを除去した後に 再度パターニングを行い、今度は前記N型のウェル領域 上のゲート電極周辺のレジストを開口し、前記N型のウ エル領域内にP型の不純物を導入する。本実施形態にお 30 いてはN型不純物はP(リン)を5×10<sup>15</sup> c m<sup>-3</sup>, 9 5 KeVの条件で注入し、P型不純物はBF2を3×1 0<sup>15</sup> c m<sup>-3</sup>, 100 K e V の条件で注入している。レジ ストを除去した後、熱処理をN₂雰囲気で1000℃、 10分加え、不純物を拡散させる事により、前記P型、 N型のウェル領域にソース領域3、ドレイン領域5を形 成する(図5(b))。

【0054】本実施形態では前記ソース領域3、ドレイ ン領域5はレジストパターニングによりオフセットをも たせている。オフセット量は 0.5~2.0μmが好適 である。オフセットをもたせる方法としては前記ゲート 電極の両脇にサイドスペーサを設け、高濃度不純物を導 入してもよい。

【OO55】次に、CVD法にて絶縁膜を堆積する。本 実施形態では常圧TEOS CVD法にてBPSG膜7 を堆積しているが、他のCVD法による絶縁膜や複数の 絶縁膜を組み合せて堆積させても良い。続いてN2 雰囲 気にて1000℃、5分の熱処理を加え、前記BPSG 膜7をリフローする。次に、フォトリソグラフィ工程に てパターニング、エッチングを行い、前記ソース領域

【0051】次に、LP-CVD法にてPoly-Si 50 3、ドレイン領域5上にコンタクト孔を開口させ、レジ

スト除去後、PVD法により、配線、電極用の金属膜を 堆積させる。本実施形態ではTiとTiNからなるバリ アメタルを堆積させた、熱処理を加えた後、A1-Si とTiNを連続成膜しているが、Al-Si-Cu, A 1-Cu、A1-Cu-Ti等の材料を使う事も可能で ある。

【0056】次に、フォトリソグラフィ工程にて配線の 一部がある角度を持つマスクを用い、レジストパターニ ング、エッチング処理を施し、その配線が非常に長く、 途中である角度を持つ連続的な形状を特徴とした配線が 10 繰り返しパターンとなるソース電極配線8、ドレイン電 極配線9、電源電圧用配線13、フローティング金属1 5を形成する(図4、図5(c)、図6(b))。本実 施形態では配線間隔は 1 u mであるが、  $0.5 \sim 4 \text{ } \mu \text{ m}$ でもよい。さらに、配線に45度の角度を持たせている が、5~90度の間で耐クラック性の向上がある。金属 配線のレイアウト上、30~60度の間の角度を持たせ る事で、より効果的である。ここで、角度を持った配線 の隣にフローティング全属を形成する。

【0057】次にP-CVDにて第1層間絶縁膜10を 堆積する。本実施形態ではP-CVD法にてP-SiO 膜を5000オングストローム堆積させているが、Pー SiN, P-SiON, P-TEOS法の絶縁膜でも可 能である(図5(d)、図6(c))。

【0058】次に、回転塗布法にて無機SOG膜を塗布 する。本実施形態では無機SOG膜を2200オングス トローム塗布した後に172nmの波長を持つUV光を 照射し、再度無機SOG膜2200オングストローム塗 布し、厚いSOG膜11を形成している。172nmの 波長のUV光の替りに185mmと254mmの波長の UV光や、Ozプラズマを照射する事でもSOG膜の表 面改質には同等の効果を持つ(図5(e)、図6 (d))

【0059】その後、400℃、30分の熱処理を加 え、続けてP-CVD法にて第2層間絶縁膜12を堆積 させる(図5 (f) 図6 (e))。本実施形態ではP-CVD法にてP-SiO膜を6000オングストローム 堆積させているが、P-SiN, P-SiON、及び複 数の絶縁膜の組合わせやPITEOS法の絶縁膜でも可 能である。

【0060】尚、本実施形態では示していないが、これ 以降はフォトリソグラフィ工程にて層間絶縁膜に第1金 属配線と導通させる為に、必要なスルーホールをドライ エッチ法にて開口させた後、多層配線用の金属をPVD 法により堆積、パターニング、エッチング処理で多層金 属配線を形成したり、A 1 リフロー法を用いた後、CM P処理し、反射電極を形成したりする事で、半導体装置 や表示装置は完成する。

【0061】本実施形態における技術的効果は、一部に

配線長が20μmまでのフローティング電極を設ける事 で、画素駆動用配線と信号線の間に生じる寄生容量を、 1 f F以下に抑える事ができる(図10)。

【0062】又、同時に従来の直線的な配線よりも、フ ィードスルー電圧を約1/2まで低下させる事が可能に なる為、応答速度の優れた表示装置の形成が可能となる (図11)。

【0063】又、各電極配線間にフローティング金属1 5を配置する事により、配線間隔を均等に出来る為、層 間絶縁膜をより平坦に形成し易い効果を持つ。さらに、 半導体装置や表示装置に用いられるリース電極配線やド レイン電極配線、電源電圧配線といった金属配線の一部 に5~90°の角度を持たせ、配線間隔を0.5~4 $\mu$ mに保つ事で層間絶縁膜に用いられる無機SOG膜の耐 クラック性を向上させつつ厚く形成する事が可能となる 為、層間絶縁膜が非常に平坦となり、信頼性の高い多層 金属配線の形成や、反射率の高い反射電極の形成が可能 となり、さらに集積度の高い半導体装置や高画素密度の 表示装置の形成が可能となり、性能や歩留りを向上させ 20 る事が可能となる。

【0064】 (第3の実施形態) 上述の液晶表示素子を 設けた別の実施形態として、液晶表示装置の一製造方法 について説明する。

【0065】以下に、本発明の実施形態を複数の液晶パ ネルを挙げて記述するが、それぞれの形態に限定される ものではない。相互の形態の技術を組み合わせることに よって効果が増大することはいうまでもない。また、液 晶パネルの構造は、半導体基板を用いたもので記述して いるが、必ずしも半導体基板に限定されるものはなく、 通常の透明基板上に以下に記述する構造体を形成しても いい。また、以下に記述する液晶パネルは、すべてMO SFETやTFT型であるが、ダイオード型などの2端 子型であってもいい。さらに、以下に記述する液晶パネ ルは、家庭用テレビはもちろん、プロジェクタ、ヘッド マウントディスプレイ、3次元映像ゲーム機器、ラップ トップコンピュータ、電子手帳、テレビ会議システム、 カーナビゲーション、飛行機のパネルなどの表示装置と して有効である。

【0066】本実施形態の液晶パネル部の断面を図14 40 に示す。図において、301は半導体基板、302,3 02'はそれぞれp型及びn型ウェル、303,30 3', 303"はトランジスタのソース領域、304は ゲート領域、305,305′,305″はドレイン領 域である。

【0067】図14に示すように、表示領域のトランジ スタは、20~35Vという高耐圧が印加されるため、 ゲート304に対して、自己整合的にソース、ドレイン 層が形成されず、オフセットをもたせ、その間にソース 領域303', ドレイン領域305'に示す如く、pウ 角度を持った金属配線を繰返しパターンで形成し、金属 50 ェル中の低濃度の n 層, n ウェル中の低濃度の p 層

が設けられる。ちなみにオフセット量は $0.5 \sim 2.0 \mu$ mが好適である。一方、周辺回路の一部の回路部が図1 5に示されているが、周辺部の一部の回路は、ゲートに 自己整合的にソース、ドレイン層が形成されている。

【0068】ここでは、ソース、ドレインのオフセット について述べたが、それらの有無だけでなく、オフセッ ト量をそれぞれの耐圧に応じて変化させたり、ゲート長 の最適化が有効である。これは、周辺回路の一部は、ロ ジック系回路であり、この部分は、一般に1.5~5 V 系駆動でよいため、トランジスタサイズの縮小及び、ト 10 10(図14では318)を堆積する。本実施形態で ランジスタの駆動力向上のため、上記自己整合構造が設 けられている。本基板1は、p型半導体からなり、基板 は、最低電位(通常は、接地電位)であり、n型ウェル は、表示領域の場合、画素に印加する電圧すなわち20 ~35 Vがかかり、一方、周辺回路のロジック部は、ロ ジック駆動電圧1.5~5 Vが印加される。この構造に より、それぞれ電圧に応じた最適なデバイスを構成で き、チップサイズの縮小のみならず、駆動スピードの向 上による高画素表示が実現可能になる。

【0069】また、図14において、306はフィール ド酸化膜、310はデータ配線につながるソース電極、 311は画素電極につながるドレイン電極、312は反 射鏡を兼ねる画素電極、307は表示領域、周辺領域を 覆う遮光層で、Ti, TiN, W, Mo等が適してい る。

【0070】図14に示すように、上記遮光層307 は、表示領域では、画素電極312とドレイン電極31 1との接続部を除いて覆われているが、周辺画素領域で は、一部ビデオ線、クロック線等、配線容量が重くなる 領域は上記遮光層307を除き、上記遮光層307が除 30 も可能である。 かれた部分で照明光の光が混入し、高速信号が回路の誤 動作を起こす場合は、画素電極312の層をおおう設計 になっていて転送可能な工夫がなされている。また、3 08は遮光層307の下部の絶縁層で、P-SiO層3 18上にSOGにより平坦化処理を施し、そのP-Si O層318をさらに、P-SiO層308でカバーし、 絶縁層308の安定性を確保した。

【0071】ここで、本実施形態による金属配線及び層 間絶縁膜318,308の形成方法を図1,図2,及び 図3を用いて説明する。まず、PVD法により、配線、 電極用の金属膜を堆積させる。本実施形態では、Tiと TiNからなるバリアメタルを堆積させた。熱処理を加 えた後、A1-SiとTiNを連続成膜しているが、A 1-Si-Cu, Al-Cu, Al-Cu-Ti等の材 料を使うことも可能である。

【0072】つぎに、フォトリソグラフィ工程にて、配 線の一部がある角度を持つマスクを用い、レジストパタ ーニング、エッチング処理を施し、途中である角度を持 つ連続的な形状を特徴とするソース電極配線8, ドレイ ン電極配線9,電源電圧用配線13,フローティング金 50 ウェル302との間には、フィールド酸化膜を介して上

属15を形成する(図1, 図2(c), 図3(b))。 【0073】本実施形態では、配置間隔は1µmである が、 $0.4 \sim 4 \mu m$ であってもよい。さらに、配線は45度の角度を持たせているが、5~90度の間で耐クラ ック性の向上がある。金属配線のレイアウト上、30~ 60度の間の角度を持たせることで、より効果的であ る。ここで、角度を持った配線の隣にフローティング配 線を形成する。

【0074】つぎに、P-CVD法にて第1層間絶縁膜 は、P-CVD法にてP-SiO膜を5000オングス トロームさせているが、P-SiN, P-SiON, P -TEOS法の絶縁膜でも可能である(図2(d),図 3 (c)).

【0075】次に、回転塗布法にて無機SOG膜を塗布 する。本実施形態では、無機SOG膜を2200オング ストローム塗布した後に172nmの波長を持つUV光 を照射し、再度無機SOG膜を2200オングストロー ム塗布し、厚いSOG膜11(図3による)を形成して 20 いる。172 n m の波長を持つ U V 光の代わりに185 nmと254nmの波長のUV光や、Ozプラズマを照 射することでもSOG膜の表面改質には同等の効果を有 する(図2(e),図3(d))。

【0076】その後、400℃、30分の熱処理を加 え、続けてP-CVD法にて第2層間絶縁膜12を堆積 させる(図2(f), 図3(e))。本実施形態では、 P-CVD法にてP-SiO膜を6000オングストロ ーム堆積させているが、P-SiN, P-SiON,及 び複数の絶縁膜の組合せや、PITEOS法の絶縁膜で

【0077】また、図14において、309は反射電極 312と遮光層307との間に設けられた絶縁層で、こ の絶縁層309を介して反射電極312の電荷保持容量 となっている。大容量形成のために、SiOz以外に、 高誘電率のP-SiN、Taz Os、やSiOz との積 層膜等が有効である。遮光層307にTi, TiN, M o, W等の平坦なメタル上に設ける事により、500~ 5000オングストローム程度の膜厚が好適である。

【0078】さらに、314は液晶材料、315は共通 40 透明電極、316は対向基板、317,317'は高濃 度不純物領域、319は表示領域、320は反射防止膜 である。

【0079】図14に示すように、トランジスタ下部に 形成されたウェル302,302'と同一極性の高濃度 不純物層317,317'は、ウェル302,302' の周辺部及び内容に形成されており、高振幅な信号がソ ースに印加されても、ウェル電位は、低抵抗層で所望の 電位に固定されているため、安定しており、高品質な画 像表示が実現できた。さらに n 型ウェル302'とp型

記高濃度不純物層317,317′が設けられており、 通常MOSトランジスタの時に使用されるフィールド酸 化膜直下のチャネルストップ層を不要にしている。

【0080】これらの高濃度不純物層317,317′ は、ソース、ドレイン層形成プロセスで同時にできるの で作製プロセスにおけるマスク枚数、工数が削減され、 低コスト化が図れた。

【0081】次に、313は共通透明電極315と対向 基板316との間に設けられた反射防止用膜で、界面の 液晶の屈折率を考慮して、界面反射率が軽減されるよう に構成される。その場合、対向基板316と、透過電極 3 1 5 の屈折率よりも小さい絶縁膜が好適である。

【0082】次に、本実施形態の平面図を図15に示 す。図において、321は水平シフトレジスタ、322 は垂直シフトレジスタ、323はnチャンネルMOSF ET、324はpチャンネルMOSFET、325は保 持容量、326は液晶層、327は信号転送スイッチ、 328はリセットスイッチ、329はリセットパルス入 力端子、330はリセット電源端子、331は映像信号 の入力端子である。半導体基板301は図21ではp型 になっているが、n型でもよい。

【0083】ウェル領域302'は、半導体基板301 と反対の導電型にする。このため、図14では、ウェル 領域302はp型になっている。p型のウェル領域30 2及びn型のウェル領域302'は、半導体基板301 よりも高濃度に不純物が注入されていることが望まし く、半導体基板301の不純物濃度が1011~10 15 (cm<sup>-3</sup>) のとき、ウェル領域302の不純物濃度は 10<sup>15</sup>~10<sup>17</sup> (cm<sup>-3</sup>) が望ましい。

【0084】ソース電極310は、表示用信号が送られ てくるデータ配線に、ドレイン電極311は画素電極3 12に接続する。これらの電極310,311には、通 常Al, AlSi, AlSiCu, AlGeCu, Al Cu配線を用いる。これらの電極310,311の下部 と半導体との接触面に、TiとTiNからなるバイアメ タル層を用いると、コンタクトが安定に実現できる。ま たコンタクト抵抗も低減できる。画素電極312は、表 面が平坦で、高反射材が望ましく、通常の配線用金属で あるAl, AlSi, AlSiCu, AlGeCu, A 1 С以外にСг, Аи, А g などの材料を使用すること が可能である。また、平坦性の向上のため、下地絶縁層 309や画素電極312の表面をケミカルメカニカルポ リッシング(CMP)法によって処理している。

【0085】保持容量325は、画素電極312と共通 透明電極315の間の信号を保持するための容量であ る。ウェル領域302には、基板電位を印加する。本実 施形態では、各行のトランスミッションゲート構成を、 上から1行目は上がnチャンネルMOSFET323 で、下がpチャンネルMOSFET324、2行目は上 ルMOSFET323とするように、隣り合う行で順序 を入れ換える構成にしている。以上のように、ストライ プ型ウェルで表示領域の周辺で電源線とコンタクトして いるだけでなく、表示領域にも、細い電源ラインを設け コンタクトをとっている。

18

【0086】この時、ウェルの抵抗の安定化がカギにな る。したがって、p型基板であれば、nウェルの表示領 域内部でのコンタクト面積又はコンタクト数をpウェル のコンタクトより増強する構成を採用した。pウェル は、p型基板で一定電位がとられているため、基板が低 抵抗体としての役割を演ずる。したがって、島状になる nウェルのソース、ドレインへの信号の入出力による振 られの影響が大きくなりやすいが、それを上部の配線層 からのコンタクトを増強することで防止できた。これに より、安定した高品位な表示が実現できた。

【0087】映像信号(ビデオ信号、パルス変調された デジタル信号など)は、映像信号入力端子331から入 力され、水平シフトレジスタ321からのパルスに応じ て信号転送スイッチ327を開閉し、各データ配線に出 力する。垂直シフトレジスタ322からは、選択した行 のnチャンネルMOSFET323のゲートへはハイパ ルス、pチャンネルMOSFETのゲートへはローパル スを印加する。

【0088】以上のように、画素部のスイッチは、単結 晶のCMOSトランスミッションゲートで構成されてお り、画素電極へ書き込む信号が、MOSFETのしきい 値に依存せず、ソースの信号フル書き込める利点を有す

【0089】又、スイッチが、単結晶トランジスタから 成り立っており、polysilicon-TFTの結晶粒界での不 安定な振まい等がなく、バラツキのない高信頼性な高速 駆動が実現できる。

【0090】次にパネル周辺回路の構成について、図1 6を用いて説明する。図16において、337は液品素 子の表示領域、332はレベルシフター回路、333は ビデオ信号サンプリングスイッチ、334は水平シフト レジスタ、335はビデオ信号入力端子、336は垂直 シフトレジスタである。

【0091】以上に示す構成により、H、Vともにシフ トレジスタ等のロジック回路は、ビデオ信号入力端子3 35から25V, 30V程度の振幅が供給されるので、 1.5~5 V程度と極めて低い値で駆動でき、高速、低 消費電圧化が達成できた。ここでの水平、垂直SRは、 走査方向は選択スイッチにより双方向可能なものとなっ ており、光学系の配置等の変更に対して、パネルの変更 なしに対応でき、製品の異なるシリーズにも同一パネル が使用でき低コスト化が図れるメリットがある。又、図 16においては、ビデオ信号サンプリングスイッチは、 片側極性の1トランジスタ構成のものを記述したが、こ がpチャンネルMOSFET324で、下がnチャンネ 50 れに限らず、CMOSトランスミッションゲート構成に することにより入力ビデオ線をすべてを信号線に書き込 むことができることは、言うまでもない。

【0092】又CMOSトランスミッションゲート構成 にした時、NMOSゲートとPMOSゲート面積や、ゲ ートとソードレインとの重なり容量の違いにより、ビデ オ信号に振られが生じる課題がある。これにはそれぞれ の極性のサンプリングスイッチのMOSFETのゲート 量の約1/2のゲート量のMOSFETのソースとドレ インとを信号線にそれぞれ接続し、逆相パルスで印加す ることにより振られが防止でき、きわめて良好なビデオ 信号が信号線に書き込れた。これにより、さらに高品位 の表示が可能になった。

【0093】次に、ビデオ信号と、サンプリングパルス の同期を正確にとる方向について図17を用いて説明す る。このためには、サンプリングパルスのdelay量 を変化させる必要がある。342はパルス delay用 インバータ、343はどのdelay用インバータを選 択するかを決めるスイッチ、344はdelay量が制 御された出力、345は容量(outBは逆相出力、o utは同相出力)である。346は保護回路である。

[0094] SEL1 (SEL1B) からSEL3 (S EL3B) の組み合わせにより、delay用インバー タ342を何コ通過するかが選択できる。

【0095】この同期回路がパネルに内蔵していること により、パネル外部からのパルスのdelay量が、 R. G. B3板パネルのとき、治具等の関係で対称性が くずれても、上記選択スイッチで調整でき、R. G. B のパルス位相高域による位置ずれがない良好な表示画像 が得られた。又、パネル内部に温度測定ダイオードを内 蔵させ、その出力によりdelay量をテーブルから参 照し温度補正することも有効である事は言うまでもな

【0096】次に、液晶材との関係について説明する。 図14では、平坦な対向基板構造のものを示したが、共 通電極基板316は、共通透明電極315の界面反射を 防ぐため、凹凸を形成し、その表面に共通透明電極31 5を設けている。また、共通電極基板316の反対側に は、反射防止膜320を設けている。これらの凹凸形状 の形成のために、微少な粒径の砥粒により砂ずり研磨を おこなう方式も高コントラスト化に有効である。

【0097】液晶材料としては、ポリマー・ネットワー ク液晶PNLCを用いた。ただし、ポリマー・ネットワ ーク液晶として、PDLCなどを用いてもいい。ポリマ ー・ネットワーク液晶PNLCは、重合相分離法によっ て作製される。液晶と重合性モノマーやオリゴマーで溶 液をつくり、通常の方法でセル中に注入した後、UV重 合によって液晶と高分子を相分離させ、液晶中に網目状 に高分子を形成する。 PNLCは多くの液晶(70~9 Owt%) を含有している。

n) の高いネマチック液晶を用いると光散乱が強くな い、誘電異方性( $\Delta \varepsilon$ )の大きいネマチック液晶を用い ると低電圧で駆動が可能となる。ポリマー・ネットワー クのおおきさ、すなわち網目の中心間距離が1~1.5 (μm) の場合、光散乱は高コントラストを得るのに十 分強くなる。

【0099】次に、シール構造と、パネル構造との関係 について、図18を用いて説明する。図18において、 351はシール部、352は電極パッド、353はクロ ックバッファー回路である。不図示のアンプ部は、パネ ル電気検査時の出力アンプとして使用するものである。 また、対向基板の電位をとる不図示のAgペースト部が あり、また356は液晶素子による表示部、357は水 平・垂直シフトレジスタ (SR) 等の周辺回路部であ る。シール部351は表示部356の四方周辺に半導体 基板301上に画素電極312を設けたものと共通電極 3 1 5を備えたガラス基板との張り合わせのための圧着 材や接着剤の接触領域を示し、シール部351で張り合 わせた後に、表示部356とシフトレジスタ部357に 20 液晶を封入する。

【0100】図18に示すように、本実施形態では、シ ールの内部にも、外部にも、totalchip sizeが小さくな るように、回路が設けられている。本実施形態では、パ ッドの引き出しをパネルの片辺側の1つに集中させてい るが、長辺側の両辺でも又、一辺でなく多辺からのとり 出しも可能で、高速クロックをとり扱うときに有効であ る。

【0 1 0 1 】さらに、本実施形態のパネルは、S i 基板 等の半導体基板を用いているため、プロジェクタのよう に強力な光が照射され、基板の側壁にも光があたると、 基板電位が変動し、パネルの誤動作を引き起こす可能性 がある。したがって、パネルの側壁及び、パネル上面の 表示領域の周辺回路部は、遮光できる基板ホルダーとな っており、又、Si基板の裏面は、熱伝導率の高い接着 剤を介して熱伝導率の高いCu等のメタルが接続された ホルダー構造となっている。

【0102】次に本実施形態のポイントである反射電極 構造及びその作製方法について述べる。本実施形態の完 全平坦化反射電極構造は、メタルをパターニングしてか 40 ら、研磨する通常の方法とは異なり、電極パターンのと ころにあらかじめ、溝のエッチングをしておき、そこに メタルを成膜し、電極パターンが成形されない領域上の メタルを研磨でとり除くとともに、電極パターン上のメ タルも平坦化する新規な方法である。しかも、配線の幅 が配線以外の領域よりも極めて広く、従来のエッチング 装置の常識では、下記問題が発生し、本実施形態の構造 体は作製できない。

【0103】エッチングすると、エッチング中にポリマ ーが堆積し、パターニングができなくなる。そこで、酸 【0098】 PNLCにおいては、屈折率の異方性( $\Delta$  50 化膜系エッチング( $CF_{\ell}$ / $CHF_{\ell}$ 系)において、条 件を変えてみた。図19に示すように、total圧力 (従来) 1.7 torr時について図19(a)を、 (今回) 1.0 torr時について図19(b)を示す。

【0104】図19(a)の条件で、デポジション性のガスCHF。をへらすと、たしかにポリマーの堆積は、減少するが、レジストに近いパターンと遠いパターンでの寸法の違い(ローディング効果)がきわめて大きくなり、使用できない事がわかる。

【0105】図19(b)では、ローディング効果おさえるため、徐々に圧力を下げていき、1torr以下になるとローディング効果がかなり抑制され、かつCHF。をゼロにし、CF4のみによるエッチングが有効であることを見出した。

【0106】さらに、画素電極領域は、ほとんどレジストが存在せず、周辺部にはレジストでしめられている。 構造体を形成するのは難しく、構造として、画素電極と同等の空き電極とその形状を表示領域の周辺部まで設ける事が有効であることがわかった。

【0107】本構造にすることにより、従来あった表示 20 部と周辺部もしくはシール部との段差もなくなり、ギャップ精度が高くなり、面内均一圧が高くなるだけでなく、注入時のムラもへり、高品位の画質が歩留りよくできる効果が得られた。

【0108】次に、本実施形態の反射型液晶パネルを組み込む光学システムについて図20を用いて説明する。図20において、371はハロゲンランプ等の光源、372は光源像をしぼり込む集光レンズ、373,375は平面状の凸型フレネルレンズ、374はR,G,Bに分解する色分解光学素子で、ダイクロイックミラー、回折格子等が有効である。

【0109】また、376はR, G, B光に分離された それぞれの光をR, G, B3パネルに導くそれぞれのミ ラー、377は集光ビームを反射型液晶パネルに平行光 で照明するための視野レンズ、378は上述の反射型液 晶素子、379の位置にしぼりがある。また、380は 複数のレンズを組み合わせて拡大する投射レンズ、38 1はスクリーンで、通常、投射光を平行光へ変換するフ レネルレンズと上下、左右に広視野角として表示するレ ンチキュラレンズの2板より構成されると明瞭な高コン トラストで明るい画像を得ることができる。図20の構 成では、1色のパネルのみ記載されているが、色分解光 学素子374からしぼり部379の間は3色それぞれに 分離されており、3板パネルが配置されている。又、反 射型液晶装置パネル表面にマイクロレンズアレーを設 け、異なる入射光を異なる画素領域に照射させる配置を とることにより、3板のみならず、単板構成でも可能で あることは言うまでもない。液晶素子の液晶層に電圧が 印加され、各画素で正反射した光は、379に示すしぼ り部を透過しスクリーン上に投射される。

【0110】一方、電圧が印加されずに、液晶層が散乱体となっている時、反射型液晶素子へ入射した光は、等方的に散乱し、379に示す絞り部の開口を見込む角度の中の散乱光以外は、投射レンズにはいらない。これにより黒を表示する。以上の光学系からわかるように、偏光板が不要で、しかも画素電極の全面が信号光が高反射率で投射レンズにはいるため、従来よりも2-3倍明るい表示が実現できた。上述の実施形態でも述べたように、対向基板表面、界面には、反射防止対策が施されており、ノイズ光成分も極めて少なく、高コントラスト表示が実現できた。又、パネルサイズが小さくできるため、すべての光学素子(レンズ、ミラーetc.)が小型化され、低コスト、軽量化が達成された。

22

【0111】又、光源の色ムラ、輝度ムラ、変動は、光源と光学系との間にインテグレタ(はえの目レンズ型ロッド型)を挿入することにより、スクリーン上での色ムラ、輝度ムラは、解決できた。

【0112】上記液晶パネル以外の周辺電気回路につい て、図21を用いて説明する。図において、385は電 源で、主にランプ用電源とパネルや信号処理回路駆動用 システム電源に分離される。386はプラグ、387は ランプ温度検出器で、ランプの温度の異常があれば、制 御ボード388によりランプを停止させる等の制御を行 う。これは、ランプに限らず、389のフィルタ安全ス イッチでも同様に制御される。たとえば、高温ランプハ ウスボックスを開けようとした場合、ボックスがあかな くなるような安全上の対策が施されている。390はス ピーカー、391は音声ボードで、要求に応じて3Dサ ウンド、サラウンドサウンド等のプロセッサも内蔵でき る。392は拡張ボード1で、ビデオ信号用S端子、ビ 30 デオ信号用コンポジット映像、音声等の外部装置396 からの入力端子及びどの信号を選択するかの選択スイッ チ395、チューナ394からなり、デコーダ393を 介して拡張ボード2へ信号が送られる。一方、拡張ボー ド2は、おもに、別系列からのビデオやコンピュータの Dsub15ピン端子を有し、デコーダ393からのビ デオ信号と切り換えるスイッチ450を介して、A/D コンバータ451でディジタル信号に変換される。

【0113】また、453は主にビデオRAM等のメモ リとCPUとからなるメインボードである。A/Dコンバータ451でA/D変換したNTSC信号は、一端メモリに蓄積され、高画素数へうまく割りあてるために、液晶素子数にマッチしていない空き素子の不足の信号を補間して作成したり、液晶表示素子に適したγ変換エッジ階調、ブライト調整バイアス調整等の信号処理を行う。NTSC信号でなく、コンピュータ信号も、たとえばVGAの信号がくれば、高解像度のXGAパネルの場合、その解像度変換処理も行う。一画像データだけでなく、複数の画像データのNTSC信号にコンピュータ信 号を合成させる等の処理もこのメインボード453で行

う。メインボード453の出力はシリアル・パラレル変 換され、ノイズの影響を受けにくい形態でヘッドボード 454に充られる。このヘッドボード454で、再度パ ラレル/シリアル変換後、D/A変換し、パネルのビデ オ線数に応じて分割され、ドライブアンプを介して、 B, G, R色の液晶パネル455, 456, 457へ信 号を書き込む。452はリモコン操作パネルで、コンピ ュータ画面も、TVと同様の感覚で、簡単操作可能とな っている。また、液晶パネル455, 456, 457の 夫々は、各色の色フィルタを備えた同一の液晶装置構成 であり、その液晶パネルの特に反射電極と隣接する反射 電極間の非導電性膜の形状について説明した液晶パネル

【0114】(第4の実施形態)図22に本発明の液晶 表示装置を用いた前面及び背面投写型液晶表示装置光学 系の構成図を示す。本図はその上面図を表す図22

は、第1~第2実施形態で説明したものを適用する。各

液晶装置は以上の説明のように、本実施形態の表示結果

は、きわめてきれいな画像表示が可能である。

(a)、正面図を表す図16(b)、側面図を表す図2 2 (c) から成っている。同図において、1301はス クリーンに投射する投影レンズ、1302はマイクロレ ンズ付液晶パネル、1303は偏光ビームスプリッター (PBS)、1340はR(赤色光)反射ダイクロイッ クミラー、1341はB/G (青色&緑色光) 反射ダイ クロイックミラー、1342はB(青色光)反射ダイク ロイックミラー、1343は全色光を反射する高反射ミ ラー、1350はフレネルレンズ、1351は凸レン ズ、1306はロッド型インテグレーター、1307は 楕円リフレクター、1308はメタルハライド、UHP 等のアークランプである。

【O115】ここで、R(赤色光)反射ダイクロイック ミラー1340、B/G(青色&緑色光)反射ダイクロ イックミラー1341、B(青色光)反射ダイクロイッ クミラー1342はそれぞれ図23に示したような分光 反射特性を有している。そしてこれらのダイクロイック ミラーは高反射ミラー1343とともに、図24の斜視 図に示したように3次元的に配置されており、後述する ように白色照明光をRGBに色分解するとともに、液晶 パネル1302に対して各原色光が、3次元的に異なる 方向から該液晶パネル1302を照明するようにしてい る。

【0116】ここで、光束の進行過程に従って説明する と、まず光源のランプ1308からの出射光束は白色光 であり、楕円リフレクター1307によりその前方のイ ンテグレータ1306の入り口に集光され、このインテ グレーター1306内を反射を繰り返しながら進行する につれて光束の空間的強度分布が均一化される。そして インテグレーター1306を出射した光束は凸レンズ1 351とフレネルレンズ1350とにより、x軸-方向 (図22(b)の正面図基準)に平行光束化され、まず 50 ミラー1341により直角に反射し、y軸+方向に進

B反射ダイクロ19イックミラー1342に至る。この B反射ダイクロイックミラー1342ではB光(青色 光)のみが反射され、z軸一方向つまり下側(図22 (b) の正面図基準) に z 軸に対して所定の角度で R 反 射ダイクロイックミラー1340に向かう。

【0117】一方、B光以外の色光(R/G光)はこの B反射ダイクロイックミラー1342を通過し、高反射 ミラー1343により直角に z軸一方向(下側)に反射 され、やはりR反射ダイクロイックミラー1340に向 かう。ここで、B反射ダイクロイックミラー1342と 高反射ミラー1343は共に図22(a)の正面図を基 にして言えば、インテグレーター1306からの光束 (x軸-方向)をz軸-方向(下側)に反射するように 配置しており、高反射ミラー1343はy軸方向を回転 軸にx-y平面に対して丁度45°の傾きとなってい る。それに対してB反射ダイクロイックミラー1342 はやはりy軸方向を回転軸にx-y平面に対して、この 45°よりも浅い角度に設定されている。

【0118】従って、高反射ミラー1343で反射され たR/G光はz軸一方向に直角に反射されるのに対し て、B反射ダイクロイックミラー1342で反射された B光はz軸に対して所定の角度(x-z面内チルト)で 下方向に向かう。ここで、B光とR/G光の液晶パネル 1302上の照明範囲を一致させるため、各色光の主光 線は液晶パネル1302上で交差するように、高反射ミ ラー1343とB反射ダイクロイックミラー1342の シフト量およびチルト量が選択されている。

【0119】次に、前述のように下方向(z軸-方向) に向かったR/G/B光はR反射ダイクロイックミラー 30 1340とB/G反射ダイクロイックミラー1341に 向かうが、これらはB反射ダイクロイックミラー134 2と高反射ミラー1343の下側に位置し、まず、B/ G 反射ダイクロイックミラー1341はx軸を回転軸に x-z面に対して45°傾いて配置されており、R反射 ダイクロイックミラー1340はやはりx軸方向を回転 軸にx-z平面に対してこの45°よりも浅い角度に設 定されている。従ってこれらに入射するR/G/B光の うち、まずB/G光はR反射ダイクロイックミラー13 40を通過して、B/G反射ダイクロイックミラー13 41により直角に y 軸+方向に反射され、PBS130 3を通じて偏光化された後、x-z面に水平に配置され た液晶パネル1302を照明する。このうちB光は前述 したように(図22(a)、図22(b)参照)、x軸 に対して所定の角度(x-z面内チルト)で進行してい るため、B/G反射ダイクロイックミラー1341によ る反射後は、y軸に対して所定の角度(x-y面内チル ト)を維持し、その角度を入射角 (x-y面方向)とし て該液晶パネル1302を照明する。

【0120】G光についてはB/G反射ダイクロイック

み、PBS1303を通じて偏光化された後、入射角0 °つまり垂直に該液晶パネル1302を照明する。また R光については、前述のようにB/G反射ダイクロイッ クミラー1341の手前に配置されたR反射ダイクロイ ックミラー1340によりR反射ダイクロイックミラー 1340にてy軸+方向に反射されるが、図22(c) (側面図) に示したように y 軸に対して所定の角度 (y - z 面内チルト) で y 軸+方向に進み、 P B S 1 3 0 3 を通じて偏光化された後、該液晶パネル1302をこの y軸に対する角度を入射角(y-z面方向)として照明 する。また、前述と同様にRGB各色光の液晶パネル1 302上の照明範囲を一致させるため、各色光の主光線 は液晶パネル1302上で交差するように、B/G反射 ダイクロイックミラー1341とR反射ダイクロイック ミラー1340のシフト量およびチルト量が選択されて いる。

【0121】さらに、図23(a)に示したようにB反 射ダイクロイックミラー1341のカット波長は480 nm、図23(b)に示したようにB/G反射ダイクロ イックミラー1341のカット波長は570nm、図2 3 (c) に示したように R 反射ダイクロイックミラー1 340のカット波長は600nmであるから、不要な橙 色光はB/G反射ダイクロイックミラー1341を透過 して捨てられる。これにより最適な色バランスを得るこ とができる。

【0122】そして後述するように液晶パネル1302 にて各RGB光は反射&偏光変調され、PBS1303 に戻り、PBS1303のPBS面1303aにてx軸 +方向に反射する光束が画像光となり、投影レンズ13 01を通じて、スクリーン(不図示)に拡大投影され る。ところで、該液晶パネル1302を照明する各RG B光は入射角が異なるため、そこから反射されてくる各 RGB光もその出射角を異にしているが、投影レンズ1 301としてはこれらを全て取り込むに十分な大きさの レンズ径及び開口のものを用いている。ただし、投影レ ンズ1301に入射する光束の傾きは、各色光がマイク ロレンズを2回通過することにより平行化され、液晶パ ネル1302への入射光の傾きを維持している。

【0123】ところが図30に示したように従来例の透 過型では、液晶パネルを出射した光束はマイクロレンズ 40 の集光作用分も加わってより大きく広がってしまうの で、この光束を取り込むための投影レンズはさらに大き な開口数が求められ、高価なレンズとなっていた。しか し、本例では液晶パネル2からの光束の広がりはこのよ うに比較的小さくなるので、より小さな開口数の投影レ ンズでもスクリーン上で十分に明るい投影画像を得るこ とができ、より安価な投影レンズを用いることが可能に なる。また、図35に示す縦方向に同一色が並ぶストラ イプタイプの表示方式の例を本実施形態に用いることも 可能であるが、後述するように、マイクロレンズを用い 50 02に対して垂直に入射する。この光線のうち1つのマ

た液晶パネルの場合は好ましくない。

【0124】次に、ここで用いる本発明液晶パネル13 02について説明する。図25に該液晶パネル1302 の拡大断面模式図(図24のy-z面に対応)を示す。 図において、1321はマイクロレンズ基板、1322 はマイクロレンズ、1323はシートガラス、1324 は透明対向電極、1325は液晶層、1326は画素電 極、1327はアクティブマトリックス駆動回路部、1 328はシリコン半導体基板である。また、1252は 周辺シール部である。ここで、本実施形態では、R, G, B画素が、1パネルに集約されており、1画素のサ イズは小さくなる。従って、開口率を上げることの重要 性が大きく、集光された光の範囲には、反射電極が存在 していなければならず、第1~第2の実施形態で説明し た構成が重要となる。マイクロレンズ1322は、いわ ゆるイオン交換法によりガラス基板(アルカリ系ガラ ス) 1321の表面上に形成されており、画素電極13 26のピッチの倍のピッチで2次元的アレイ構造を成し

【0125】液晶層1325は反射型に適応したいわゆ るDAP, HAN等のECBモードのネマチック液晶を 採用しており、不図示の配向層により所定の配向が維持 されている。画素電極1326の電位の精度はさらに重 要になってくるため、本発明の回路、構成は有効であ り、単板で画素数も多く、従ってビデオ線の本数も多い ため、第1乃至第2の実施形態で説明した金属配線の配 線角度を30~60度とすることで、配線の自由度と配 線密度の高度化が図れ、非常に有効となる。画素電極1 326はA1から成り、反射鏡を兼ねており、表面性を 30 良くして反射率を向上させるため、パターニング後の最 終工程でいわゆるСMP処理を施している(詳しくは後 述する)。

【0126】アクティブマトリックス駆動回路部132 7はいわゆるシリコン半導体基板1328上に設けられ た半導体回路であり、上記画素電極1326をアクティ ブマトリックス駆動するものであり、該回路マトリック スの周辺部には、不図示のゲート線ドライバー(垂直レ ジスター等) や信号線ドライバー(水平レジスター等) が設けられている(詳しくは後述する)。これらの周辺 ドライバーおよびアクティブマトリックス駆動回路はR GBの各原色映像信号を所定の各RGB画素に書き込む ように構成されており、該各画素電極1326はカラー フィルターは有さないものの、前記アクティブマトリッ クス駆動回路にて書き込まれる原色映像信号により各R GB画素として区別され、後述する所定のRGB画素配 列を形成している。

【0127】ここで、液晶パネル1302に対して照明 するG光について見てみると、前述したようにG光はP BS1303により偏光化されたのち該液晶パネル13

イクロレンズ 1322a に入射する光線例を図中の矢印 G (in/out) に示す。ここに図示されたように該 G 光線はマイクロレンズ 1322 により集光され、G 画素電極 1326 g 上を照明する。そして A 1 より成る該 画素電極 1326 g により反射され、再び同じマイクロレンズ 1322 a を通じてパネル外に出射していく。このように液晶層 1325 を往復通過する際、該 G 光線 (偏光) は画素電極 1326 g に印加される信号電圧により対向電極 1324 との間に形成される電界による液晶の動作により変調を受けて、該液晶パネルを出射し、PBS1303に戻る。

【0128】ここで、その変調度合いによりPBS面1303aにて反射され、投影レンズ1301に向かう光量が変化し、各画素のいわゆる濃淡階調表示がなされることになる。一方、上述したように図25中断面(y-z面)内の斜め方向から入射してくるR光については、やはりPBS1303により偏光されたのち、例えばマイクロレンズ1322bに入射するR光線に注目すると、図中の矢印R(in)で示したように、該マイクロレンズ1322bにより集光され、その真下よりも左側にシフトした位置にあるR画素電極1326r上を照明する。そして該画素電極1326rにより反射され、図示したように今度は隣(-z方向)のマイクロレンズ1322aを通じて、パネル外に出射していく(R(out))。

【0129】この際、該R光線(偏光)はやはり画素電極1326 r に印加される信号電圧により対向電極1324との間に形成される画像信号に応じた電界による液晶の動作により変調を受けて、該液晶パネルを出射し、PBS1303に戻る。そして、その後のプロセスは前述のG光の場合と全く同じように、画像光を投影レンズ1301から投影される。ところで、図19の描写では画素電極1326 g上と画素電極1326 r上の各G光とR光の色光が1部重なり干渉しているようになっているが、これは模式的に液晶層の厚さを拡大誇張して描いているためであり、実際には該液晶層の厚さは $1\sim5~\mu$ であり、シートガラス1323の50 $\sim$ 100 $\mu$ に比べて非常に薄く、画素サイズに関係なくこのような干渉は起こらない。

【0130】次に、図26に本例での色分解・色合成の原理説明図を示す。ここで、図26(a)は液晶パネル1302の上面模式図、図26(b)、図26(c)はそれぞれ該液晶パネル上面模式図に対するA-A'(x方向)断面模式図、B-B'(z方向)断面模式図である。ここで、マイクロレンズ1322は、図26(a)の一点鎖線に示すように、G光を中心として両隣接する2色画素の半分ずつに対して1個が対応している。このうち図26(c)はy-z断面を表す上記図25に対応するものであり、各マイクロレンズ1322に入射するG光とR光の入出射の様子を表している。これから判る

ように各G 画素電極は各マイクロレンズの中心の真下に配置され、各R 画素電極は各マイクロレンズ間境界の真下に配置されている。従ってR 光の入射角はそのt an  $\theta$  が画素ピッチ(B & R 画素)とマイクロレンズ・画素電極間距離の比に等しくなるように設定するのが好ましい。

【0131】一方、図26(b)は該液晶パネル1302のx-y断面に対応するものである。このx-y断面については、B画素電極とG画素電極とが図26(c)と同様に交互に配置されており、やはり各G画素電極は各マイクロレンズ中心の真下に配置され、各B画素電極は各マイクロレンズ間境界の真下に配置されている。

【0132】ところで該液晶パネルを照明するB光については、前述したようにPBS1303による偏光化後、図22中断面(x-y面)の斜め方向から入射してくるため、R光の場合と全く同様に、各マイクロレンズ1322から入射したB光線は、図示したようにB画素電極1326bにより反射され、入射したマイクロレンズ1322から出射する。B画素電極1326b上の液晶による変調や液晶パネルからのB出射光の投影については、前述のG光およびR光と同様である。

【0133】また、各B画素電極1326bは各マイク ロレンズ間境界の真下に配置されており、B光の液晶パ ネルに対する入射角についても、R光と同様にそのta  $n\theta$ が画素ピッチ (G&B画素) とマイクロレンズ・画 素電極間距離の比に等しくなるように設定するのが好ま しい。ところで、本例液晶パネルでは以上述べたように 各RGB画素の並びがz方向に対してはRGRGRG… の並びに、x方向に対してはBGBGBG…の並びとな っているが、図26(a)はその平面的な並びを示して いる。このように各画素サイズは縦横共にマイクロレン ズの約半分になっており、画素ピッチはx-z両方向と もにマイクロレンズのそれの半分になっている。また、 G画素は平面的にもマイクロレンズ中心の真下に位置 し、R画素はz方向のG画素間かつマイクロレンズ境界 に位置し、B画素はx方向のG画素間かつマイクロレン ズ境界に位置している。また、1つのマイクロレンズ単 位の形状は矩形(画素の2倍サイズ)となっている。

【0134】図27に本液晶パネルの部分拡大上面図を示す。ここで図中の破線格子1329は1つの絵素を構成するRGB画素のまとまりを示している。つまり、図25のアクティブマトリックス駆動回路部1327により各RGB画素が駆動される際、破線格子1329で示されるRGB画素ユニットは同一画素位置に対応したRGB映像信号にて駆動される。

【0135】ここでR画素電極1326r、G画素電極1326g、B画素電極1326bから成る1つの絵素に注目してみると、まずR画素電極1326rは矢印r 50 1で示されるようにマイクロレンズ1322bから前述

したように斜めに入射するR光で照明され、そのR反射 光は矢印r-2で示すようにマイクロレンズ1322a を通じて出射する。B画素電極1326bは矢印b1で 示されるようにマイクロレンズ1322cから前述した ように斜めに入射するB光で照明され、そのB反射光は 矢印b2で示すようにやはりマイクロレンズ1322a を通じて出射する。またG画素電極1326gは正面後 面矢印 g 1 2 で示されるように、マイクロレンズ 1 3 2 2 a から前述したように垂直(紙面奥へ向かう方向)に 入射するG光で照明され、そのG反射光は同じマイクロ 10 ある。 レンズ1322aを通じて垂直に(紙面手前に出てくる 方向)出射する。

【0136】このように、本液晶パネルにおいては、1 つの絵素を構成するRGB画素ユニットについて、各原 色照明光の入射照明位置は異なるものの、それらの出射 については、同じマイクロレンズ(この場合は1322 a) から行われる。そしてこのことはその他の全ての絵 素(RGB画素ユニット)についても成り立っている。 【0137】従って、図28に示すように本液晶パネル からの全出射光をPBS1303および投影レンズ13 01を通じて、スクリーン1309に投写するに際し て、液晶パネル1302内のマイクロレンズ1322の 位置がスクリーン1309上に結像投影されるように光 学調整すると、その投影画像は図34に示すようなマイ クロレンズの格子内に各絵素を構成する該RGB画素ユ ニットからの出射光が混色した状態つまり同画素混色し た状態の絵素を構成単位としたものとなる。そして、前 述した図35による従来例のようないわゆるRGBモザ イクが無い、質感の高い良好なカラー画像表示が可能と なる。

【0138】つぎに、図25に示すように、アクティブ マトリックス駆動回路部1327は各画素電極1326 の下に存在するため、図25の回路断面図上では絵素を 構成する各RGB画素は単純に横並びに描かれている が、各画素FETのドレインは、図27に示したような 2次元的配列の各RGB画素電極1326に接続してい る。

【0139】ところで、本投写型液晶表示装置の駆動回 路系についてその全体ブロック図を図29に示す。ここ で、1310はパネルドライバーであり、RGB映像信 号を極性反転し、かつ所定の電圧増幅をした液晶駆動信 号を形成するとともに、対向電極1324の駆動信号、 各種タイミング信号等を形成している。1312はイン ターフェースであり、各種映像及び制御伝送信号を標準 映像信号等にデコードしている。

【0140】また、1311はデコーダーであり、イン ターフェース1312からの標準映像信号をRGB原色 映像信号及び同期信号に、即ち液晶パネル1302に対 応した画像信号にデコード・変換している。1314は バラストである点灯回路であり、楕円リフレクター13 50 液晶パネルを備えた投写型表示装置を構成することによ

07内のアークランプ1308を駆動点灯する。131 5は電源回路であり、各回路ブロックに対して電源を供 給している。1313は不図示の操作部を内在したコン トローラーであり、上記各回路ブロックを総合的にコン トロールするものである。このように本投写型液晶表示 装置は、その駆動回路系は単板式プロジェクターとして は、ごく一般的なものであり、特に駆動回路系に負担を 掛けることなく、前述したようなRGBモザイクの無い 良好な質感のカラー画像を表示することができるもので

【0141】ところで図31に本実施形態における液晶 パネルの別形態の部分拡大上面図を示す。ここではマイ クロレンズ1322の中心真下位置にB画素電極132 6 b を配列し、それに対し左右方向に G 画素 1 3 2 6 g が交互に並ぶように、上下方向に R 画素 1 3 2 6 r が交 互に並ぶように配列している。このように配列しても、 絵素を構成するRGB画素ユニットからの反射光が1つ の共通マイクロレンズから出射するように、B光を垂直 入射、R/G光を斜め入射(同角度異方向)とすること により、前例と全く同様な効果を得ることができる。ま た、さらにマイクロレンズ1322の中心真下位置にR 画素を配列しその他の色画素を左右または上下方向にR 画素に対して G, B 画素を交互に並ぶようにしても良 ひつっ

【0142】(第5の実施形態)図32に本発明に係わ る液晶パネルの第5の実施形態を示す。同図は本液晶パ ネル1320の部分拡大断面図である。前記第4の実施 形態との相違点を述べると、まず対向ガラス基板として シートガラス1323を用いており、マイクロレンズ1 30 220については、シートガラス1323上に熱可塑性 樹脂を用いたいわゆるリフロー法により形成している。 さらに、非画素部にスペーサー柱1251を感光性樹脂 のフォトリソグラフィーにて形成している。該液晶パネ ル1320の部分上面図を図33(a)に示す。この図 から判るようにスペーサー柱1251は所定の画素のピ ッチでマイクロレンズ1220の角隅部の非画素領域に 形成されている。このスペーサー柱1251を通るA-A′断面図を図33(b)に示す。このスペーサー柱1 251の形成密度については10~100画素ピッチで 40 マトリックス状に設けるのが好ましく、シートガラス1 323の平面性と液晶の注入性というスペーサー柱数に 対して相反するパラメーターを共に満足するように設定 する必要がある。

【0143】また本実施形態では金属膜パターンによる 遮光層1221を設けており、各マイクロレンズ境界部 分からの漏れ光の進入を防止している。これにより、こ のような漏れ光による投影画像の彩度低下(各原色画像 光の混色による) やコントラスト低下が防止される。従 って本液晶パネル1320を用いて、本実施形態の如き

り、さらにメリハリのある良好な画質が得られるように なる。

【0144】上記第3乃至第5の実施形態で液晶パネル や投写型表示装置について説明したが、第1乃至第2の 実施形態で示した、層間絶縁膜に用いられる無機SOG 膜の耐クラック性を向上させつつ、厚く形成する事が可 能となる為(図17、図18)、層間絶縁膜が非常に平 坦となり、信頼性の高い多層金属配線の形成や、反射率 の高い反射電極の形成が可能となる。さらに集積度の高 い半導体装置や高画素密度の表示装置の形成が可能とな 10 り、性能や歩留りを向上させる事が可能となる。こうし て、かかる液晶表示素子を用いて、前面投射型液晶プロ ジェクターや、背面投写型液晶プロジェクターを形成す ることにより、高精細、高品質の画像を得ることができ る。

# [0145]

【発明の効果】以上説明したように、本発明によれば、 金属配線の一部に角度を設け、金属配線長が20 µmま でのフローティング電極を設ける事で、画素駆動用配線 と信号線の間に生じる寄生容量を1 f F以下に抑える事 ができる。

【0146】又、同時に従来の直線的な配線よりも、フ ィードスルー電圧を約1/2まで低下させる事が可能に なる為、応答速度の優れた表示装置の形成が可能とな

【0147】さらに、金属配線の一部に5~90度の角 度を持たせ、金属配線長が20μmまでのフローティン グ電極を設け、配線間隔を 0.5~4μmに保ち、その 上に絶縁膜を形成し、さらに無機SOG膜を用いた層間 絶縁膜を形成する事により、エッチバックプロセスを必 要としない信頼性の高い金属配線と平坦性の高い層間絶 縁膜の形成が可能となる。

【0148】さらに、本発明によれば、金属配線の一部 に5~90度の角度を持たせ、金属配線長が20μmま でのフローティング電極を設け、配線間隔を0.5~4 μmに保ち、その上に絶縁膜を形成し、さらに無機SO G膜を形成し、172nm, 185nm, 254nmの 波長を持つUV光やO2プラズマを照射する事で、前記 無機SOG膜の表面改質を行い、濡れ性を向上させ、再 度無機SOG膜を形成させる。この時、全属配線間の無 40 膜の断面を説明すら図である。 機SOG膜の液溜りは1μm以上になり、その内部応力 も大きくなるが、その応力は金属配線の持つ角度により 分散され耐クラック性が向上すると同時に層間絶縁膜の 平坦性も著しく向上出来、信頼性の高い多層金属配線や 反射率の高い反射電極の形成が可能になる。

【0149】さらに本発明によれば、配線の一部に5~ 9 0 度の角度を持たせ、金属配線長が 2 0 μ m までのフ ローティング電極を設け、配線間隔を $0.5 \sim 4 \mu m$ に 保ち、金属配線を繰り返しパターンで形成し、その上に 絶縁膜を形成し、さらに無機SOG膜を形成し、172 50 変化を説明する図である。

nm, 185nm, 254nmの波長を持つUV光やO 2 プラズマを照射する事で、前記無機SOG膜の表面改 質を行い、濡れ性を向上させ、再度無機SOG膜を形成 させる。この時、金属配線間の無機SOG膜の液溜りは 1 μ m以上になり、その内部応力も大きくなるが、その 応力は金属配線の持つ角度により分散され、耐クラック 性が向上する為非常に長い金属が形成出来、信頼性の高 い多層金属配線や反射率の高い反射電極の形成が可能に なり、半導体装置や表示装置の性能や歩留りを向上させ る事が出来る。

【0150】さらに、本発明に関わる投写型液晶表示装 置においては、マイクロレンズ付反射型液晶パネルとそ れぞれ異なる方向から各原色光を照明する光学系等を用 いて、1つの絵素を構成する1組のRGB画素からの液 品による変調後の反射光が同一のマイクロレンズを通じ て出射するようにしたことにより、RGBモザイクの無 い質感の高い良好なカラー画像投写表示が可能となる。

【0151】また、各画素からの光束はマイクロレンズ を2回通過してほぼ並行化されるので、開口数の小さい 安価な投影レンズを用いてもスクリーン上で明るい投影 画像を得ることが可能になる。

# 【図面の簡単な説明】

【図1】本発明の第1の間実施形態に係るMOSトラン ジスタの平面を説明する図である。

【図2】図1のA−A′の断面で、MOSトランジスタ のプロセスフローを説明する図である。

【図3】図1のB-B'の断面で、金属配線と層間絶縁 膜のプロセスフローを説明する図である。

【図4】本発明の第2の実施形態に係わるMOSトラン 30 ジスタの平面を説明する図である。

【図5】図4のC-C'の断面で、MOSトランジスタ のプロセスフローを説明する図である。

【図6】図4のD-D'の断面で、金属配線と層間絶縁 膜のプロセスフローを説明する図である。

【図7】従来例によるMOSトランジスタの平面図を説 明する図である。

【図8】図7のE−E'の断面で、MOSトランジスタ の断面を説明する図である。

【図9】図7のF-F'の断面で、金属配線と層間絶縁

【図10】本発明に係るフローティング金属配線の配線 長と寄生容量の変化を説明する図である。

【図11】本発明に係るフローティング金属配線の配線 長とフィードスルー電圧の変化を説明する図である。

【図12】本発明に係る金属配線を曲げた場合の角度 と、絶縁膜中に発生するクラックの本数の変化を説明す る図である。

【図13】本発明に係るフローティング金属を用いた場 合の配線間隔と、絶縁膜中に発生するクラックの本数の

- 【図14】本発明によるCMPにより製造される液晶素 子の断面図である。
- 【図15】本発明による液晶装置の概略的回路図であ
- 【図16】本発明による液晶装置のブロック図である。
- 【図17】本発明による液晶装置の入力部のディレイ回 路を含む回路図である。
- 【図18】本発明による液晶装置の液晶パネルの概念図 である。
- 【図19】本発明による液晶装置の製造上のエッチング 10 301 半導体基板 処理の良否を判断するグラフである。
- 【図20】本発明による液晶装置を用いた液晶プロジェ クターの概念図である。
- 【図21】本発明による液晶プロジェクターの内部を示 す回路ブロック図である。
- 【図22】本発明による投写型液晶表示装置の光学系の 実施形態を示す全体構成図である。
- 【図23】本発明による投写型液晶表示装置の光学系に 用いたダイクロイックミラーの分光反射特性図である。
- 【図24】本発明による投写型液晶表示装置の光学系の 20 311 連結電極 色分解照明部の斜視図である。
- 【図25】本発明による液晶パネルの一実施形態の断面 図である。
- 【図26】本発明による液晶パネルの色分解・色合成の 原理説明図である。
- 【図27】本発明による一実施形態の液晶パネルの部分 拡大上面図である。
- 【図28】本発明による投写型液晶表示装置の投影光学 系を示す部分構成図である。
- 【図29】本発明による投写型液晶表示装置の駆動回路 30 323 nMOS 系を示すブロック図である。
- 【図30】本発明による投写型液晶表示装置のスクリー ント投影像の部分拡大図である。
- 【図31】本発明による一実施形態の液晶パネルの部分 拡大上面図である。
- 【図32】本発明による一実施形態の液晶パネルの部分 拡大上面図である。
- 【図33】本発明による一実施形態の液晶パネルの部分 拡大上面図と断面図である。
- 【図34】液晶装置の液晶パネルの光束進行方向を示す 40 343 スイッチ 概念図である。
- 【図35】液晶装置の液晶パネルのカラー画素構成図で ある。

#### 【符号の説明】

- 1 半導体基盤
- 2 ウェル領域
- 3 ソース領域
- 4 ゲート電極
- 5 ドレイン領域
- 6 LOCOS 絶縁層


- 7 BPSG
- 8 ソース電極配線
- 9 ドレイン電極配線
- 10 第1層間絶縁膜
- 11 SOG膜
- 12 第2層間絶縁膜
- 13 電源電圧用金属配線
- 14 クラック
- 15 フローティング金属
- 302, 302' p型及びn型ウェル
- 303,303' ソース領域
- 304 ゲート領域
- 305,305 ドレイン領域
- 306 LOCOS絶縁層
- 307 遮光層
- 308 PSG
- 309 プラズマSiN
- 310 ソース電極
- - 3 1 2 反射電極&画素電極
  - 313 反射防止膜
  - 3 1 4 液晶層
  - 3 1 5 共通透明電極
  - 316 対向電極
  - 317,317' 高濃度不純物領域
  - 3 1 9 表示領域
  - 320 反射防止膜
  - 321, 322 シフトレジスタ
- 324 pMOS
- 325 保持容量
- 327 信号転送スイッチ
- 328 リセットスイッチ
- 329 リセットパルス入力端子
- 330 リセット電源端子
- 331 映像信号入力端子
- 332 昇圧レベルシフター
- 342 パルスdelay用インバータ
- - 344 出力
  - 3 4 5 容量
  - 3 4 6 保護回路
  - 351 シール部
  - 352 電極パッド
  - 353 クロックバッファー
  - 371 光源
  - 372 集光レンズ
  - 373.375 フレネルレンズ
- 50 374 色分解光学素子


3	7	6	Ξ	ラ		


35


- 377 視野レンズ
- 378 液晶装置
- 379 絞り部
- 380 投影レンズ
- 381 スクリーン
- 385 電源
- 386 プラグ
- 387 ランプ温度検出
- 388 制御ボード
- 389 フィルタ安全スイッチ
- 453 メインボード
- 454 液晶パネルドライブヘッドボード
- 455, 456, 457 液晶装置
- 1220 マイクロレンズ (リフロー熱ダレ式)
- 1251 スペーサー柱
- 1252 周辺シール部
- 1301 投影レンズ
- 1302 マイクロレンズ付液晶パネル
- 1303 偏光ビームスプリッター (PBS)
- 1306 ロッド型インテグレータ
- 1307 楕円リフレクター
- 1308 アークランプ


- 1309 スクリーン
- 1310 パネルドライバー
- 1311 デコーダー
- 1312 インターフェース回路
- 1314 バラスト (アークランプ点灯回路)
- 1320 マイクロレンズ付液晶パネル
- 1321 マイクロレンズガラス基板
- 1322 マイクロレンズ (インデックス分布式)
- 1323 シートガラス
- 10 1324 対向透明電極
  - 1325 液晶
  - 1326 画素電極
  - 1327 アクティブマトリックス駆動回路部
  - 1328 シリコン半導体基板
  - 1329 基本絵素単位
  - 1340 R反射ダイクロイックミラー
  - 1341 B/G反射ダイクロイックミラー
  - 1342 B反射ダイクロイックミラー
  - 1343 高反射ミラー
- 20 1350 フレネルレンズ (第2コンデンサーレンズ)
  - 1351 第1コンデンサーレンズ





















【図23】




[図21]








[図28]



【図32】



【図33】

